华为提出“韬定律”，真正被热议的原因，并不只是一个新技术名词。
更核心的问题是：当摩尔定律的边际红利越来越薄，先进芯片还应该如何定义？
过去几十年，半导体产业有一条相对清晰的主线：把晶体管做得更小，把制程节点往前推。7纳米、5纳米、3纳米，每一次数字缩小，几乎都对应着性能、功耗和成本的重新分配。
但现在，这套逻辑正在变得不再那么顺滑。
物理极限逼近，制造成本抬升，AI大模型带来的数据搬运压力又不断放大。芯片产业开始面对一个更底层的变化：未来的瓶颈，可能不再只是“算得不够快”，而是“数据流得不够快”。
这正是华为“韬定律”（τ scaling）引发关注的背景。
近日，华为公司董事、半导体业务部总裁何庭波在国际电路与系统研讨会上正式发布“韬定律”。消息传出后，科技圈、半导体行业和投资市场迅速跟进讨论。与此同时，A股芯片板块出现集体上涨，科创50指数走强，相关概念股也迎来一轮涨停潮。
市场的反应有情绪成分，但行业的关注并非没有来由。
因为“韬定律”试图回答的，正是后摩尔时代最难回避的问题：如果不能再单纯依靠晶体管缩小来推动算力增长，计算产业下一条增长曲线在哪里？
从“缩小空间”到“压缩时间”
在华为发布的论文《多层电子系统的时间标度理论》中，核心观点相当明确：未来电子系统的发展目标，不应只盯着晶体管面积的缩小，而应转向降低系统时间常数τ。
通俗地说，就是让整个系统中的数据流动、通信和计算过程变得更快。
过去，摩尔定律关注的是“空间压缩”：同样面积里塞进更多晶体管。华为提出的“韬定律”，则更强调“时间压缩”：同样系统里，让信息流动路径更短、延迟更低、协同效率更高。
这不是简单推出一种封装技术，也不是单点器件创新，而是试图把芯片、封装、互连、系统架构乃至数据中心网络，放在同一个“时间效率”的框架下重新审视。
换句话说，它关心的不只是某颗芯片有多少晶体管，而是这些晶体管、存储单元、互连通道和系统网络，能不能以更低代价完成更高效的数据交换。
这也是“韬定律”真正值得讨论的地方。
在AI时代，计算不再只是芯片内部的事情。尤其是大模型训练和推理进入集群化之后，GPU、存储、网络、交换设备之间的数据搬运，已经成为影响性能、能耗和成本的关键变量。
如果说摩尔定律时代像是在一块土地上不断把楼盖得更密，那么“韬定律”更像是在重新设计整座城市的道路、轨道和调度系统。房子仍然重要，但交通效率开始决定城市能跑多快。
华为拿出的不是概念，而是一套工程样本
“韬定律”之所以能迅速刷屏，一个重要原因在于，华为并没有只停留在理论表达。
根据论文披露，华为围绕这一方向进行了长达六年的工业实践，覆盖381款芯片，横跨手机、人工智能、智能汽车和基础设施四大领域。
其中，两项量产成果尤其值得关注。
第一是手机SoC方向的LogicFolding，即“逻辑折叠”技术。
按照论文描述，这一技术通过3D立体堆叠，将原本在平面上分布的数字、模拟和存储电路重新组织。在固定工艺节点下，晶体管密度从155 MTr/mm²提升至238 MTr/mm²，同时能效提升41%。
这个数据的意义在于，它指向了一种绕开单纯制程推进的增益方式：在不继续依赖更先进工艺节点的情况下，通过立体结构和系统组织方式，提高单位面积的有效密度和能效。
第二是AI数据中心方向。
华为提出Unified Bus统一总线、Hi-ONE近封装光互连以及3D Folding等系统级方案，目标直指AI时代最突出的矛盾：数据搬运正在比单纯算力更昂贵，也更难优化。
这类方案的本质，并不是让某一颗芯片孤立地变强，而是让计算、存储、互连和封装之间形成更高效的协同。
这与当下全球AI芯片竞争的方向是一致的。英伟达的优势，
