市场长期习惯于将GPU的数量与算力划等号。
在训练大模的浪潮中,这种逻辑看似坚不可摧。
然而进入大模型推理阶段后,数据中心的实际运行反馈展示了另一个现实:大量的GPU计算单元在等待数据传导,算力利用率出现明显下滑。
当基础设施的核心瓶颈从单纯的“算力”演变为“算力 × 带宽 × 容量”的综合乘积,存储系统开始被重新审视。
根据TrendForce的预测,2026年全球AI服务器出货量同比增速将接近31%,云厂商的资本支出依然维持高位。
需求不再仅限于高带宽存储(HBM),而是快速传导至服务器DRAM、企业级SSD以及整个半导体存储链条。整个产业正经历从“边缘配套器件”向“系统级核心基础设施”的身份转变。

数据时代的物理底座

半导体存储器是以半导体电路为介质、用于保存二进制数据的核心电子器件。
按照数据断电后是否丢失,存储器主要分为两大类:易失性存储(RAM)与非易失性存储(ROM/Flash)。
易失性存储主要用于系统运行时的临时数据高速交换。
非易失性存储则承担长期数据的持久化保存。
在数据中心与计算系统中,存储器不仅决定了系统能够同时处理的数据吞吐量,也决定了长期数据的存取效率与成本结构。
结构形态与作业机制的演进
按照结构形式与作业机制的不同,半导体存储器形成了清晰的分类体系。
DRAM(动态随机存取存储器)凭借结构简单、集成度高的特点,成为主存(内存)的绝对主流。其衍生出的DDR5、LPDDR5以及GDDR等形态,分别覆盖服务器、移动端与图形计算场景。
HBM(高带宽存储器)则是DRAM在三维空间上的结构创新。它通过垂直堆叠多层DRAM芯片,利用硅通孔(TSV)技术与GPU同封装,解决传统DRAM接口带宽不足的问题。
NAND Flash(闪存)则是最核心的非易失性存储。主要产品形态包括固态硬盘(SSD)和嵌入式存储(eMMC/UFS)。
在AI与计算架构中,NOR Flash和EEPROM则常用于保存系统启动代码和配置参数。
从工艺微缩到三维堆叠

传统半导体存储器的性能提升,长期依赖于平面工艺节点的持续微缩。





